DataSheet26.com

NAND04GA3C2A PDF даташит

Спецификация NAND04GA3C2A изготовлена ​​​​«ST Microelectronics» и имеет функцию, называемую «(NAND04GA3C2A / NAND04GW3C2A) Multi-level NAND Flash Memory».

Детали детали

Номер произв NAND04GA3C2A
Описание (NAND04GA3C2A / NAND04GW3C2A) Multi-level NAND Flash Memory
Производители ST Microelectronics
логотип ST Microelectronics логотип 

30 Pages
scroll

No Preview Available !

NAND04GA3C2A Даташит, Описание, Даташиты
www.DataSheet4U.com
NAND04GA3C2A
NAND04GW3C2A
4Gbit, 2112 Byte Page, 3V, Multi-level NAND Flash Memory
Features
High density multi-level Cell (MLC) NAND
Flash memories:
– Up to 128 Mbit spare area
– Cost effective solutions for mass storage
applications
NAND interface
– x8 bus width
– Multiplexed Address/ Data
Supply voltages
– VDD = 2.7 to 3.6V core supply voltage for
Program, Erase and Read operations.
– VDDQ = 1.7 to 1.95 or 2.7 to 3.6V for I/O
buffers.
Page size: (2048 + 64 spare) Bytes
Block size: (256K + 8K spare) Bytes
Page Read/Program
– Random access: 60µs (max)
– Sequential access: 60ns(min)
– Page Program Operation time: 800µs (typ)
Cache Read mode
– Internal Cache Register to improve the
read throughput
Fast Block Erase
– Block erase time: 1.5ms (typ)
Status Register
Electronic Signature
Serial Number option
Table 1. Product List
Reference
Part Number
NAND04Gx3C2A
NAND04GA3C2A
NAND04GW3C2A
TSOP48 12 x 20mm
Chip Enable ‘don’t care’
– for simple interface with microcontroller
Data Protection
– Hardware Program/Erase locked during
power transitions
Embedded Error Correction Code (ECC)
– Internal ECC accelerator
– Easy ECC Command Interface
Data integrity
– 10,000 Program/Erase cycles (with ECC)
– 10 years Data Retention
ECOPACK® package available
Development tools
– Bad Blocks Management and Wear
Leveling algorithms
– File System OS Native reference software
– Hardware simulation models
Density
4 Gbits
November 2006
Rev 2
1/51
www.st.com
1









No Preview Available !

NAND04GA3C2A Даташит, Описание, Даташиты
Contents
NAND04GA3C2A, NAND04GW3C2A
1 Summary description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2 Memory array organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1 Bad blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3 Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.1 Inputs/outputs (I/O0-I/O7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.2 Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.3 Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.4 Chip Enable (E) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.5 Read Enable (R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.6 Write Enable (W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.7 Write Protect (WP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.8 Ready/Busy (RB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.9
3.10
3.11
VDD supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
VSS ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
VSSQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.12 VDDQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
4 Bus operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
4.1 Command Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
4.2 Address Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
4.3 Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
4.4 Data Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
4.5 Write Protect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
4.6 Standby . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
5 Command Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
6 Device operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.1 Read memory array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.2 Random Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2/51









No Preview Available !

NAND04GA3C2A Даташит, Описание, Даташиты
NAND04GA3C2A, NAND04GW3C2A
6.3
6.4
6.5
6.6
6.7
6.8
6.9
6.10
6.11
Page read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Cache Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Page Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Sequential Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Random Data input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Block Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Read Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.10.1 Write Protection Bit (SR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.10.2 P/E/R Controller and Cache Ready/Busy Bit (SR6) . . . . . . . . . . . . . . . 25
6.10.3 P/E/R Controller Bit (SR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.10.4 Error Bit (SR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.10.5 SR4, SR3, SR2 and SR1 are Reserved . . . . . . . . . . . . . . . . . . . . . . . . 25
Read Electronic Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
7 Data Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
8 Embedded ECC accelerator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
9 Software algorithms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
9.1 Bad block management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
9.2 Block replacement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
9.3 Garbage collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
9.4 Wear-leveling algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
9.5 Hardware simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
9.5.1 Behavioral simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
9.5.2 IBIS simulations models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
10 Program and erase times and endurance cycles . . . . . . . . . . . . . . . . . 33
11 Maximum rating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
12 DC and AC parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
12.1 Ready/busy signal electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . 46
13 Package mechanical . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3/51










Скачать PDF:

[ NAND04GA3C2A.PDF Даташит ]

Номер в каталогеОписаниеПроизводители
NAND04GA3C2A(NAND04GA3C2A / NAND04GW3C2A) Multi-level NAND Flash MemoryST Microelectronics
ST Microelectronics

Номер в каталоге Описание Производители
TL431

100 мА, регулируемый прецизионный шунтирующий регулятор

Unisonic Technologies
Unisonic Technologies
IRF840

8 А, 500 В, N-канальный МОП-транзистор

Vishay
Vishay
LM317

Линейный стабилизатор напряжения, 1,5 А

STMicroelectronics
STMicroelectronics

DataSheet26.com    |    2020    |

  Контакты    |    Поиск